This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s): Young Ho SOHN I hereby certify that the documents referred to as enclosed herewith are Serial No.: 10/748,428 being deposited with the United States Postal Service, first class postage Filed: December 30, 2003 prepaid, in an envelope addressed to the Commissioner for Patents, P.O. For: "Side Braze Packages" Box 1450, Alexandria, Virginia 22313-1450 on this date: Group Art Unit: Unknown January 23, 2004 Examiner: Not Yet Assigned Reg. No. 37,622

TRANSMITTAL OF PRIORITY DOCUMENT

Commissioner for Patents P.O. Box 1450 Alexandria, Virginia 22313-1450

Sir:

Enclosed herewith is a certified copy of Korean Patent Application Serial No. 10-2002-0086248 filed December 30, 2002, the priority of which is claimed under 35 U.S.C. § 119.

Respectfully submitted,

GROSSMAN & FLIGHT, LLC.

Suite 4220

20 North Wacker Drive

Chicago, Illinois 60606

(31,2) 580-1020

By:

James A. Flight

Registration No.: 37,622

January 23, 2004



This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출 원 번 호

10-2002-0086248

Application Number

출 원 년 월 일 Date of Application 2002년 12월 30일

DEC 30, 2002

출

인 :

동부전자 주식회사

DONGBU ELECTRONICS CO., LTD.



2003

년 년 **2**2

0

특

허

첫

COMMISSIONER





919980005148





방 식	담	당	심	사	관
식심					
1.1					
산					

【서류명】 특허출원서

【권리구분】 특허

【수신처】 특허청장

【참조번호】 0038

【제출일자】 2002.12.30

【발명의 국문명칭】사이드 브레이즈 패키지

【발명의 영문명칭】SIDE BRAZE PACKAGE

【출원인】

【명칭】 동부전자 주식회사

【출원인코드】 1-1998-106725-7

【대리인】

【성명】 장성구

【대리인코드】 9-1998-000514-8

【포괄위임등록번호】 1999-059722-7

【대리인】

【성명】 김원준

【대리인코드】 9-1998-000104-8

【포괄위임등록번호】 1999-059725-9

【발명자】

【성명의 국문표기】 손영호

【성명의 영문표기】 SOHN, Young-ho

【주민등록번호】 711025-1347934

【우편번호】 482-873

【주소】 경기도 양주군 남면 신산리 274번지

【국적】 KR

【취지】 특허법 제42조의 규정에 의하여 위와 같이 출원합니다.

대리인장성구 (인)대리인김원준 (인)

【수수료】

【기본출원료】 9 면 29,000 원 【가산출원료】 면 0 0 원 【우선권주장료】 0 건 0 원 【심사청구료】 항 0 0 원 [합계] 29,000 원

【첨부서류】 1.요약서·명세서(도면)_1통

【요약서】

[요약]

본 발명은 사이드 브레이즈 패키지에 관한 것으로, 특히 본 발명의 패키지는 내부 홈이 구비된 패키지 본체의 외측벽에 외부 전원과 연결되는 리드와, 홈의 상부면에 솔더 범프에 의해 플립칩 본딩된 제 1반도체 칩과, 제 1반도체 칩 상부면에 접착되어 적충된 제 2반도체 칩과, 홈 내측벽 상부면과 하부면에 관통되는 쓰루홀과, 쓰루홀을 통해 반도체 칩의 솔더 범프를 통해 리드를 연결하는 제 1배선과, 쓰루홀을 통해 리드와 연결된 제 2배선과, 제 2반도체 칩의 패드와 제 2배선 사이를 연결하는 와이어로 구성된다. 그러므로 본 발명은 적어도 두 개 이상의 반도체 칩을 동일한 사이드 브레이즈 패키지에 적충해서 실장함으로써 반도체 패키지의 경박단소, 소형화를 구현할 수 있다.

【대표도】

도 1

【명세서】

【발명의 명칭】

사이드 브레이즈 패키지{SIDE BRAZE PACKAGE}

【도면의 간단한 설명】

<!> 도 1은 본 발명의 일 실시예에 따른 사이드 브레이즈 패키지를 나타낸 수직 단면도,

도 2는 본 발명의 다른 실시예에 따른 사이드 브레이즈 패키지를 나타낸 수
직 단면도.

<3> < 도면의 주요부분에 대한 부호의 설명>

<4> 10 : 패키지 본체 12 : 배선

<5> 14 : 쓰루홀 16 : 리드

<6> 18 : 제 2반도체 칩 20 : 접착제

<7> 22 : 제 1반도체 칩 24 : 솔더 범프

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

본 발명은 반도체 패키지에 관한 것으로서, 특히 경박단소화, 소형화를 구현하기 위한 사이드 브레이즈 패키지에 관한 것이다.

<10> 집적회로가 들어 있는 칩을 다이(die)라고 하는데, 이것의 입출력 및 전원

단자들을 외부와 전기적으로 연결하고 습기나 먼지 등의 주위 환경으로부터 보호할뿐만 아니라, 기계적인 충격에도 잘 견딜 수 있도록 하는 공정을 패키징이라 한다. 패키징 기술은 완성된 집적회로 패키지를 인쇄회로기판(Printed Circuit Board)에 장착시키는 조립 공정을 빠르고 정확하게 할 뿐만 아니라 전체적인 필요 면적과 공간을 최대한 줄일 수 있도록 연구, 개발되어 가고 있다. 패키지는 사용되는 재료와 PCB에 실장시키는 형태에 따라 구분할 수 있다.

<11>

한편, 반도체 패키지 종류중 패키지 측면이 납땜으로 된 사이드 브레이즈 패키지(side braze package)가 있는데, 패키지 내부 홈이 구비된 패키지 본체의 외측 벽에 외부 전원과 연결되는 리드가 구비되고 홈의 상부면에는 반도체 칩이 접착제에 의하여 본딩되어 있으며 와이어는 칩의 본딩 패드와 패키지 본체의 접촉 배선에 연결되어 있다.

<12>

그런데, 이와 같은 종래 사이드 브레이즈 패키지는 하나의 칩만을 내장하도록 제조되어 있기 때문에 패키지의 집적용량을 증대하기 위해서는 동일한 패키지를 따로 실장하거나 또는 다른 반도체 패키지를 적층시켜야만 하였다.

【발명이 이루고자 하는 기술적 과제】

<13>

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 사이드 브레이즈 구조에서 적어도 두 개 이상의 반도체 칩을 동일 패키지에 적층해서 실장하여 반도체 패키지의 경박단소, 소형화를 구현할 수 있는 사이드 브레이즈 패키지를 제공하는데 있다.

<14>

상기 목적을 달성하기 위하여 본 발명의 패키지는 내부 홈이 구비된 패키지

본체의 외측벽에 외부 전원과 연결되는 리드와, 홈의 상부면에 솔더 범프에 의해 플립칩 본당된 제 1반도체 칩과, 제 1반도체 칩 상부면에 접착되어 적충된 제 2반도체 칩과, 홈 내측벽 상부면과 하부면에 관통되는 쓰루홀과, 쓰루홀을 통해 반도체 칩의 솔더 범프를 통해 리드를 연결하는 제 1배선과, 쓰루홀을 통해 리드와 연결된 제 2배선과, 제 2반도체 칩의 패드와 제 2배선 사이를 연결하는 와이어를 구비한다.

【발명의 구성】

<15>

<16>

· <17> 이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자한다.

도 1은 본 발명의 일 실시예에 따른 사이드 브레이즈 패키지를 나타낸 수직 단면도이다. 도 1을 참조하면, 본 실시예의 사이드 브레이즈 패키지는 두 개의 반 도체 칩(22, 18)을 하나의 패키지로 제작한 것이다.

본 실시예의 사이드 브레이즈 패키지는 내부 홈은 전도성의 브레이즈(braze)로 이루어지며 이 패키지 본체(10)의 외측벽에 외부 전원과 연결되는 리드(16)가형성되어 있다. 패키지 본체(10) 홈의 상부면에는 솔더 범프(24)에 의해 플립칩본딩(flip-chip bonding)된 제 1반도체 칩(22)이 있으며 제 1반도체 칩(22) 상부면에는 접착제(20)를 통해 적층된 제 2반도체 칩(18)이 있다. 패키지 본체(10)의 홈내측벽 상부면과 하부면에는 서로 관통되는 쓰루홀(through hole)(14)이 형성되어있으며 이 쓰루홀(14)을 통해 반도체 칩(18, 22)의 솔더 범프(24)와 리드(16)가 연결된 제 1배선(12)이 형성되어 있으며 다른쪽 쓰루홀(14)을 통해서 리드(16)와 연

결된 제 2배선(16)이 형성되어 있다.

<18>

그리고 제 2반도체 칩(18)의 패드와 제 2배선(16) 사이를 연결하는 와이어(26)가 형성되어 있다. 또한 본 발명의 패키지 내부 홈은 봉지물(encapsulant)(28)로 몰딩되어 있다. 한편, 본 발명의 패키지 본체(10)는 세라믹으로 이루어질 수 있다.

<19>

도 2는 본 발명의 다른 실시예에 따른 사이드 브레이즈 패키지를 나타낸 수 직 단면도이다. 도 2를 참조하면, 본 발명의 다른 실시예에 따른 사이드 브레이즈 ... 패키지는 세 개의 반도체 칩(108, 112, 116)을 하나의 패키지로 제작한 것이다.

<20>

본 발명의 다른 실시예에 따른 사이드 브래이즈 패키지는 내부 홈이 구비된패키지 본체(100)의 외측벽에 외부 전원과 연결되는 리드(107)가 형성되어 있다.패키지 본체(100) 홈의 상부면에는 솔더 범프(114)에 의해 플립칩 본딩된 제 1반도체 칩(112)이 있으며 제 1반도체 칩(112) 상부면에는 접착제(110)를 통해 접착되어적충된 제 2반도체 칩(108)이 있다. 그리고 패키지 본체(100)의 내측벽 상부면과하부면이 관통되는 제 1 및 제 2쓰루홀(104a, 104b)이 형성되어 있다. 또 제 1쓰루홀(104a)을 통해 제 1반도체 칩(112)의 솔더 범프(114)와 리드(107)가 연결되는제 1배선(103)과,제 2쓰루홀(104b)을 통해 리드(107)가 연결되는제 2배선(106)이 형성되어 있다. 또한 제 2반도체 칩(108)의 패드와 제 2배선(106) 사이를 연결하는 와이어(118)가 형성되어 있다. 제 1반도체 칩(112)과 평행으로 배치되어 패키지 본체의 외측벽에 부착된 지지막(101)이 형성되어 있으며 이 지지막(101)에 제 1배선(103)과 연결되는 솔더 범프(114)를 통해 플립칩 본딩된 제 3반도체 칩(116)이

추가 형성되어 있다. 이 제 3반도체 칩(116)은 패키지 홈 내측벽 상부면과 하부면에 관통되는 쓰루홀(104b)을 통해 제 1배선(103)과 연결되어 리드(107)에 접속된다.

이러한 본 발명의 다른 실시예에 따른 사이드 브레이즈 패키지는 내부 홈이 상부/하부 모두 뚫려 있어 내부 홈을 채우기 위해 봉지물(120)이 몰딩되어 있다.

한편, 본 발명에 따른 또 다른 실시예는 도 2의 패키지에 추가로 반도체 칩이 패키지되어 두 쌍의 칩(즉, 4개)을 패키지화할 수 있다. 즉, 제 3반도체 칩(116) 상부면에 접착되어 적충된 제 4반도체 칩과, 홈 내측벽 상부면과 하부면에 관통되어 제 3반도체 칩(116)의 배선을 연결시키는 쓰루홀과, 쓰루홀에 연결된 배선과 제 4반도체 칩의 패드를 연결하는 와이어를 추가하여 4개 칩이 패키징된 사이드 브레이즈 패키지를 제작할 수 있다.

【발명의 효과】

<21>

<22>

<23>

<24>

이상 설명한 바와 같이, 본 발명은 사이드 브레이즈 구조에서 적어도 두 개이상의 반도체 칩을 동일 패키지에 적충해서 실장하기때문에 반도체 패키지의 경박 단소, 소형화를 구현할 수 있는 효과가 있다.

한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이가능하다.

【특허청구범위】

【청구항 1】

내부 홈이 구비된 패키지 본체의 외측벽에 외부 전원과 연결되는 리드;

상기 홈의 상부면에 솔더 범프에 의해 플립칩 본딩된 제 1반도체 칩;

상기 제 1반도체 칩 상부면에 접착되어 적충된 제 2반도체 칩;

상기 홈 내측벽 상부면과 하부면에 관통되는 쓰루홀;

상기 쓰루홀을 통해 상기 반도체 칩의 솔더 범프를 통해 상기 리드를 연결하는 제 1배선과, 상기 쓰루홀을 통해 상기 리드와 연결된 제 2배선;

상기 제 2반도체 칩의 패드와 제 2배선 사이를 연결하는 와이어를 구비하는 것을 특징으로 하는 사이드 브레이즈 패키지.

【청구항 2】

제 1항에 있어서, 상기 내부 홈은 봉지물로 몰딩하는 것을 특징으로 하는 사이드 브레이즈 패키지.

【청구항 3】

제 1항에 있어서, 상기 패키지 본체는 세라믹으로 이루어진 것을 특징으로 하는 사이드 브레이즈 패키지.

【청구항 4】

제 1항에 있어서, 상기 내부 홈은 상부면과 하부면이 모두 뚫린 것을 특징으로 하는 사이드 브레이즈 패키지.

【청구항 5】

제 1항 또는 제 4항에 있어서, 상기 내부 홈에 상기 반도체 칩과 평행으로 배치되어 상기 패키지 본체의 외측벽에 부착된 지지막을 더 포함하는 것을 특징으 로 하는 특징으로 하는 사이드 브레이즈 패키지.

【청구항 6】


제 1항 또는 제 4항에 있어서, 상기 지지막에 상기 제 1배선과 연결되는 솔더 범프를 통해 플립칩 본딩된 제 3반도체 칩과, 상기 홈 내측벽 상부면과 하부면에 관통되어 상기 제 1배선과 제 3반도체 칩의 배선을 연결시키는 쓰루홀을 더 포함하는 것을 특징으로 하는 사이드 브레이즈 패키지.

【청구항 7】

제 6항에 있어서, 상기 제 3반도체 칩 상부면에 접착되어 적충된 제 4반도체 칩과, 상기 홈 내측벽 상부면과 하부면에 관통되어 상기 제 3반도체 칩의 배선을 연결시키는 쓰루홀과, 상기 쓰루홀에 연결된 배선과 상기 제 4반도체 칩의 패드를 연결하는 와이어를 더 포함하는 것을 특징으로 하는 사이드 브레이즈 패키지.

[도면]

[도 1]



[도 2]

